

① 特許出願公開

⑫ 公 開 特 許 公 報 (A)

昭60-69896

(s)Int Cl. 4

識別記号

庁内整理番号

(3)公開 昭和60年(1985)4月20日

G 11 C 11/34

101

8320-5B

審査請求 未請求 発明の数 1 (全9頁)

の発明の名称

ダイナミツク型の半導体記憶装置

願 昭58-176584 ②特

願 昭58(1983)9月24日 邻出

の発 明 者 渡 辺 重佳

川崎市幸区小向東芝町1番地 東京芝浦電気株式会社多摩

川丁場内

富士雄 仍発 明 者 舛 圌

川崎市幸区小向東芝町1番地 東京芝浦電気株式会社多摩

川工場内

株式会社東芝 ന出 願

川崎市幸区堀川町72番地

武彦 外2名 砂代 理 弁理士 鈴江

1. 発明の名称

ダイナミック型の半導体記憶装置

2. 特許訓求の範囲

- (1) 半導体基板へ基板電位を与える基板電位 発生回路を内蔵したダイナミック型の半導体メ モリにないて、上記メモリの動作を制御するた めに外部から与えられる外部信号により上記基 板電位発生回路の動作を制御するととを特徴と するダイナミック型の半導体記憶装置。
- (2) 特許請求の範囲第1項記載のものにおい て、茲板電位発生回路は自励発振器の出力を第 1の増幅器を介して与えられる第1のチャージ ポンプ部と、メモリの動作を制御するために外 部から与えられる外部信号を第2の増幅器を介 して与えられる第2のチャージポンプ部とを具 備するととを特徴とするダイナミック型の半導 体記憶装備。
- (3) 特許請求の範囲第1項記載のものにおい て、外部信号はロウアドレスセレクト信号(RAS)

を用いるととを特徴とするダイナミック型の半 冯 体 記 憶 裝 置。

- (4) 特許請求の範囲第2項記載のものにおい て、第2の増幅器へ外部信号の切換り時に複数 発のパルス信号を与えて制御するととを特徴と するダイナミック型の半導体記憶装置。
- (5) 特許請求の範囲第2項記載のものにおい て、第2の増幅器ヘロウアドレスセレクト信号 が立下り有効になった後立上るまでの間に複数 発のパルス信号を与えて制御することを特徴と するダイナミック型の半導体記憶装置。
- (6) 特許請求の範囲第1項乃至第4項記載の ものにおいて、第2の増幅器を外部入力信号の 切換り時に変化する信号で制御するととを特徴 とするダイナミック型の半導体記憶装置。
- 3. 発明の詳細な説明

[発明の技術分野]

本発明はダイナミック型の半導体記憶装置に 係り、特に消費電力の低減に関する。

(発明の技術的背景)

従来、ダイナミック型のランダムアクセスメモリ、所開ダイナミック RAM では動作時にジャンクションがフォワードになることを防ぎ、かつジャンクション容量を小さくして動作速度を高速化するために裁板単位発生回路を設けて悲板を負極性の単位とするようにしたものがある。

第1図はこのような基板電位発生回路の一例を示すプロック図で、たとえばリングオシレーターで構成した自励発振器1の出力が1を増幅器1の大りを設定する。そして増幅器位ではできまりにしていた。このチャージをは増幅器2のサイオード3日のサイオードのカンードを指数位に接続するようにしている。

(背景技術の問題点)

しかしながらとのようなものでは、莚板電位

Icc2も増大する欠点がある。

(発明の目的)

本発明は上記の事情に鑑みてなされたもので、 プリチャーシ時の消費電流を大幅に減少すると とができるダイナミック型の半導休記憶装置を 提供するととを目的とするものである。

〔発明の概要〕

すなわち本発明は、ダイナミック RAM の動作を制御する信号に払ついて、基板電位発生回路の動作を制御することを特徴とするものである。 〔発明の実施例〕

以下本発明の一実施例を第3図に示すフロック図、第4図に示す負荷特性図を参照して詳細に説明する。第3図にかいて図中11は自励発振でその発振局波数 1 1 は、たとえば第1図に示す自励発振器と同じでよい。そして12は自励発振器 1 1 の出力を増幅し、波形整形するの出力 4 V 1 を第1のチャージポンプ部13へ与紀て扱板 電位 Vbb を得るようにしている。との第

発生回路の負荷特性は、たとえば第2図に示す ようになる。すなわち第2図において、縦軸は 遊板 電位発生回路が汲み出し得るポンプ 電流で、 Imax はその最大電流である。また Vbb は基板電 位、 Vbb D C はその最大電圧である。そしてとの ような負荷特性の基板電位発生回路を用いて基 板にリークを生じると、それによって基板電位 Vbbが低下するために充分な余裕をみてポンプ 電流 Ipump の最大値 Imax を設定しておく必要が ある。ととろでポンプ電流 Ipump の最大値を大 きくするためには、自励発振器1の発振周波数 fを高くし、また増幅器2の出力信号 d V を大 きくし、また、チャージポンプ部3のカップリ ング容量Cpを大きくすればよい。しかしながら このようにすると、基板電位発生回路のデイメ ンションが大きくなりプリチャーシ時の消費電 流 Icc2 が大きくなる。すなわち、ダイナミック RAM の状態がアクティブであるか、プリチャー シであるかに係わらずポンプ電流 Inump を多く 流そうとすると、プリチャーシ時の消費電流

1 のチャージポンプ部 1 3 は、第 1 の増幅器 12 の出力をコンテンサ13Aを介してダイオード 1 3 B , 1 3 C のカソードおよび T ノードへ与 え、 ダイオード 1 3 B の アノードから基板 電位 Vbb を得、ダイオード13Cのカソードを基準 電位に接続するようにしている。そして14は 第2の増幅器で、当該ダイナミック RAM の動作 を制御する信号を増幅し、波形整形して第2の チャージポンプ部15へ与える。との第2のチャ ージポンプ部 15は、第2の増幅器 14の出力 **4V2 をコンデンサ 1 5 A を介してダイオード** 1 5 B , 1 5 C のカソードおよびアノードへ与 え、ダイオード 1 5 B のアノードを第 1 のチャ ージポンプ部13の出力に並列に接続し、ダイ オード」50のカソードを基準電位に接続して いる。

なおととで第 1 のチャーンポンプ部 1 3 のカップリングコンデンサ 1 3 A は第 1 図に示すチャーンポンプ部 3 のカップリングコンデンサ 3 A よりも小さな容量のものを用いる。したがって、 第3 図にかける第1 の増幅器 1 2 は第1 図にかける増幅器 2 よりも小さなディメンジョンのものでよい。

1.2

な 低流容量 Iadd で基板性位へのリーク低流を吸い込む。またプリチャージ時には部 1 の増幅器 1 2 のみを動作させることにより消費電流を大幅に被少させるようにしている。したがって、全体の消費能流を著しく少なくすることができる。

アクティブ時の大きな流れ込み電流に対応した 能力があればよい。したがって、第4図におい て第1の増幅器12の出力で駆動される第1の チャージポンプ部13は図示 +1 で示すように小 さなポンプ電流 Ipump 1を有するようにする。 また第2の増幅器14の出力で駆動される第2 のチャージポンプ部15は図示 #2 で示すよう に大きなポンプ電流 Ipump 2 を有するようにす る。そして第2の増幅器14へはダイナミック RAM の動作を制御する信号を与えてアクティブ 動作の期間だけ駆動するようにしている。一方、 第一の増幅器12は自励発振器11の出力によ り常時、動作させて第4図に示すポンプ電流 Ipump 1を流すようにしている。したがってア クティブ時には第1,第2のチャージポンプ部 13.15のポンプ電流の加算値 Ladd が基板電 位Vbbから第1,第2のチャージポンプ部13, 15へ流れるようにしている。

すなわちダイナミック RAM のアクティブ時に は第1,第2の増幅器 12,14 は並列に大き

レベルとし、増幅器 1 4 の出力ノード 1 4 mを 電源電圧 Vec にプリチャージする。 この状態で は増幅器 1 4 にはほとんど電流は流れない。 す なわち RAS が「H「レベルでプリチャージの状態 態では基板電位発生回路の消費電流を大幅に低 減することができる。

ポンプ部15が動作し、基板電位 Vbb を低下させることなく所定 TL位に保持させる。

なおチャージポンプ部 1 5 のトランジスタ 1 5 b は第 3 図にかけるダイオード 1 5 B に相 当し、またトランジスタ 1 5 c , 1 5 d , 1 5 e は第 3 図におけるダイオード 1 5 C に相当する。

そして第6図は第5図に示す回路の動作を説明する放形図でRAS(第6図(a))に遅れて変化し、かつ逆相かよび同相の信号がA、がDに第6図(b)(c))を得る。そしてこの信号がA、がDにより増幅器14を制御し、出力ノード14 の変化をカップリングコンデンサ15Aを介してチャージポンプ部15へ与える。そしてアクティブ時だけ、第2のチャージポンプ部15が動作して表板値位Vbbへ流れ込むリーク値流が増大して表元分に吸い出すことができる。

なか、第 5 図に示す回路は RAS が変化すると きだけ動作して電流を消費し、それ以外の期間 は電流は流れない。したがって、 RAS が"H" レベルの期間が投い程、消費電流を大幅に低波

RAS (第10 図 (a)) が " L " レベルに変化し、
アクティブ状態になると、順次に立上る内部クロック信号 φ in 1 ~ φ in 4 と (第10 図 (b)) を得る。
そしてこの内部クロック信号 φ p (第10 図 (c)) を第7 図 , 第8 図に示す回路へ与えてクロック信号 φ 1 (第10 図 (c)) を得る。そして上記クロック信号 φ 1 (第10 図 (c)) を得る。そして上記クロック信号 φ 1 , φ 3 なよびRASの逆相のクロック信号 φ ras を第9 図に示す回路へ与えて RAS の立下り後、2回ずつ変化する入力信号 φ A (第10 図 (g))、リセット信号 φ D (第10 図 (h)) を得る。

すなわち、第7図に示す回路はトランジスタ 16a~16dからなり、内部クロック φini, φin2 およびクロック信号 φ, によりクロック信号 φi を生成する。 同様に第8図に示す回路は、トランジスタ17a~17dからなり、内部クロ ック φins , φin4 およびクロック信号 φ, により クロック信号 φ, を生成する。

そして第9回に示す回路はトランジスタ18a

することができる。また RAS が『H″レベルの 期間の消費電流も、たとえば第1図に示すより な従来のものに比して少なくできる。

また第 5 図に示すよう 左回路構成では、第 6 図に示す放形図のように RAS が " L " レベルに 変化した後、 1 回だけチャージポンプ部 1 5 が動作するが、 この動作でアクティブ時に増加する 基板電位 Vbb へのリーク 電流を充分に汲み出すことができる。

たか、RASが、L "レベルに変化した後、チャージポンプ部 1 5 を 1 回だけ動作させるものだけでなく、複数回、動作させるようにしてもよい。すなわちとの場合、RAS に同期し、かの信号の力信号の力にある。第7 図乃至第9 図はこのような信号を得る回路を示す図で、RAS の変化後、チャージポンプ部を2回すつ動作させるために入力信号のよよびリセット信号のを生成する回路を示する。

すなわち、第10図に示す波形図のように、

~ 1 8 i からなりクロック信号 ø」, ø₂, øゥ, øras からクロック信号 øҳ, øα を生成する。すなわちトランジスタ 1 8 a ~ 1 8 f はクロック信号 ø₁, ø₂を入力とする 0 R 回路で、この出力 øҳ はクロック信号 ø₁, ø₃が"H"レベルのときに"H"となる。 そして、トランジスタ 1 8 g ~ 1 8 i で上記出力 øҳの反転信号 ø₂を 得るようにしている。

とのようにすれば \overline{RAS} (第10図(a))が"L"になってから2回ずつ変化するクロック信号 ϕ_A (第10図(g)) かよびその反転信号 ϕ_D (第10図(b))が得られる。そしてこのクロック信号 ϕ_A , ϕ_D を第5図に示す増幅器 1 4の対応でする入力へ与えれば、チャージポンプ部 1 5 a は第10図(1)(1)に示すくで変化し、 \overline{RAS} が"L"レベルになる缶に2回ずとのようにすれば \overline{RAS} が"L"レベルになる 毎に2回ずとので 整板電位 V_{bb} へのリーク電流の増加にも対

応できる。なお、上記実施例でチャージポンプ 部を動作させるタイミングは、ダイナミック RAM 内のクロック信号によって決定しているの で任意に設定することができる。

しかしてとのようにすれば基板電位 Vbb レベ ルに影響を与えるリーク電流はアクティブ時に 多くプリチャーシ時には少ないことに着目し、 アクティブ時だけ遊板電位発生回路の出力を増 加させ、それによって全体の消費電流を大幅に 放少するととができる。一方、半導体集積回路 の高集積化とともに高速化、低消費電力化が進 められ、スタティック型メモリでは C-MOS 化に よって対応している。これに対してダイナミッ ク型メモリにないても、消費電力の低減を図る ことが望まれていた。しかして従来のダイナミ ック RAM で消費電力の低減を図るととは概めて 困難であったが、上記実施例によれば大幅に消 費買力を低減するととができる。たとえば従来 のダイナミック RAM でプリチャー ジ時の消費電 流は、 基板電位発生回路以外の部分で約 0.6 mA、 自励発振器部分で約0.4 mA、増幅器部分で約1.6 mA程度で合計約2.6 mAであった。とれに対して上記実施例では増幅器部分の消質電流を視りして上記実施例では増幅器部分の消質電流を消費するにすぎない。したがって、上記実施例にからにプリチャージ時の基板ではが発生であるにからにプリチャージ時のでは、上記実施の発展では、さらにプリチャージをでは、からはないののでは、たらでは、ないでは、たらでは、ないのには、たらでは、ないのには、たらでは、ないできる。には、ないできる。には、ないできる。には、ないできる。には、ないのには、は、ないできる。

なお木発明は上記実施例に限定されるものではなく、たとえば基板で位とVbbへのリーク電流がピット線の充電及び放電の時のみ増大する場合は、RASの切換時に第2のチャーンポンプ部15を1回ずつ動作させるようにしてもよい。この場合、たとえば第11図に示すプロック図

のようにRASを単発パルス発生回路19へ与え RAS の切換を校出する RAS - DT に応動してクロ ック信号するを得、さらにこの信号するをダイナミ ックなインバータ20により反転してクロック 信号がを得るようにすればよい。そして上記ク ロック信号 øk , øp を、たとえば第5 図に示す ようた増幅器エイへ入力信号およびリセット信 号として与える。このようにすれば、たとえば 第12図に示す彼形図のように RAS (第12図 (a)) が立下り、有効になると、その切換りの検 出信号 RAS - DT に応動して 1 発のパルス信号が 出力されそれによって、クロック信号 0人(第12 図(b))、φ_D(第12図(c))を生成することができ る。したがって第5図に示すチャージポンプ部 15のノード14m(第12図(d)), 15 a (第12回(e))は RAS の切換り毎に立下り、そ れによって基板電位 Vbb へのリーク電流を汲み 出すととができる。とのようなものでは、特に、 遊板 恒位 Vbb へのリーク 電流がピット 線の充電 および放電時にのみ増大する場合に有効である。

また本発明は、RASが"L"レベルになり有 効になった後、ピット線の充電が終了して"H" レベルになるまでの間に複数発のパルスを第2 の増幅器14へ与えて第2のチャージポンプ部 15を駆動するようにしてもよい。との場合、 たとえば第13図に示すプロック図のように RAS を複数ペルス発生回路 2 1 およびタイマ 22 へ与え、とのタイマ22の設定時間毎に複数発、 たとえば4発のペルスを発生してクロック信号 ø, を得、さらにとの信号 ø, をダイナミックな インパータ23へ与えて反転し、クロック信号 φοを得るようにすればよい。そしてとのクロッ ク信号 ø 、 , ø 。を、たとえば第 5 図に示すよう 左増幅器14へ与えればよい。とのようにすれ は第14図に示す波形図のように、 RAS (第14 図(a))が立下り有効になると、クロック信号 φ_A , φ_D (第 1 4 図(b)(c)) が 4 発 プ つ 出 力 さ れ る。そしてとの信号 øx . øp を第2の増幅器14 へ与えて第2のチャージポンプ部15を駆動す るととにより、チャージポンプ部15のノード

1 4 m(第14図(d))、15 a(第14図(e))はRASの立下り毎に4回ずつ変化し、それによって結板電位Vbbへのリーク電流を汲み出すことができる。このようにすれば、特に基板電位Vbbへのリーク既流がメモリのアクティブ時に、突然に流れる場合に有効である。また第13図に示すような構成は、ダイナミックRAM内にタイマを有するメモリの場合は、このタイマを用いることにより容易に実現することができる。

以上のように本発明によれば、特にプリチャージ状態における恋板電位発生回路の消費電流を大幅に減少することができ、それによって全体の消費電力を低減し、信頼性を向上することができるダイナミック型の半導体配位装置を提供することができる。

4. 図面の簡単な説明


第1 図は従来の悲板電位発生回路の一例を示すプロック図、第2 図は第1 図に示す恭板電位発生回路の負荷特性を示す図、第3 図は本発明


… 第 1 のチャーシポンプ部、 1 4 … 第 2 の増幅 器、 1 5 … 第 2 のチャーシポンプ部。


出願人代理人 弁理士 鉿 江 武 彦


の一実施例を示すプロック図、第4図は第3図 に示す基板電位発生回路の負荷特性を示す図、 第 5 図は上記実施例の第 2 の増幅器かよび第 2 のチャージポンプ部を示す回路図、第6図は第 5 図に示す回路の動作を説明する波形図、第7 図 , 第 8 図 , 第 9 図は第 5 図に示す回路へ与え る本発明の他の実施例のクロック信号 01,03 および ø 、 ø 。を生成する回路図、第10図(a) ~(j) は第7図乃至第9図に示す回路で得られた クロック信号を第 5 図に示す回路へ与えた動作 を示す波形図、第11図は本発明の他の実施例 のクロック信号 ø႔,øD を得る回路のプロック 図、第12図(a)~(e)は第11図に示す回路で得 たクロック信号 ø′、ø′ による動作を説明する 波形図、第13図は本発明のさらに他の実施例 のクロック信号 φ , φ D を得る回路のプロック 図、第14図(a)~(e)は第13図に示す回路で得 たクロック信号 ø_A , ø_D による動作を説明する 波形図である。


1 1 … 自励発振器、 1 2 … 第 1 の増幅器、13





















第14 図



(AN - 85-069896

TI - DYNAMIC SEMICONDUCTOR STORAGE DEVICE

PA - (2000307) TOSHIBA CORP

IN - WATANABE, SHIGEYOSHI; MASUOKA, FUJIO

PN - 85. 04. 20 J60069896, JP 60-69896

AP - 83. 09. 24 83JP-176584, 58-176584

SO - 85. 08. 24 SECT. P, SECTION NO. 382; VOL. 9, NO. 207, PG. 156.

AB - PURPOSE: To reduce considerably the current consumption for

IC - G11C-011/34

JC - 45. 2 (INFORMATION PROCESSING—Memory Units); 42. 2
 (ELECTRONICS—Solid State Components)

reduce the current consumption considerably.

precharging by controlling the operation of a substrate potential generating circuit on a basis of the signal which controls the operation of a dynamic RAM. CONSTITUTION: The first charge pump part 13 driven by the output of the first amplifier 12 has a small pump current I (sub pump) 1, and the second charge pump part 15 driven by the output of the second amplifier 14 has a large pump current I (sub pump) 2. The signal which controls the operation of the dynamic RAM is given to the second amplifier 14 to drive it only in the active operation time, and the first amplifier 12 is always operated by the output of a self-oscillator 11 to flow the pump current I (sub pump) 1. Consequently, an added value I (sub add) of pump currents of the first and the second charge pump parts 13 and 15 is flowed from a substrate potential V(sub bb) to the first and the second charge pump parts 13 and 15 in the active operation time. At a precharging time, only the first amplifier 12 is operated to